MAGAZINE
刊物內容

回列表

具時間延遲鑑別與速度觀測器之伺服驅動器研製

摘要"

本文主要探討伺服馬達驅動器之速度與位置迴路的頻寬改善方法。馬達數位控制迴路之頻寬會受限於迴路中的延遲,例如取樣延遲、計算延遲及脈寬調變(PWM)等。本論文藉由傅立葉轉換自建波德圖,估算速度迴路延遲的方法,並使用速度觀測器補償速度/位置迴路中的延遲,估測補償後的延遲量,進而調適控制器參數以提升迴路的頻寬。
本文以數位控制處理器及場效可規劃邏輯陣列為控制核心,切換頻率為30 kHz,由實驗結果驗證此方法可估測系統中的時間延遲,量化不同條件下的時間延遲估測結果,並加入速度觀測器補償時間延遲,速度及位置取樣頻率15 kHz時,速度迴路頻寬可由220 Hz提升至411 Hz,位置迴路頻寬可由58 Hz提升至297 Hz;而速度及位置取樣頻率10 kHz時,速度迴路頻寬可由128 Hz提升至202 Hz,位置迴路頻寬可由47 Hz提升至171 Hz。

關鍵詞:伺服驅動器、時間延遲估測、速度觀測器

前言

串列式的伺服控制系統[1]為伺服驅動器使用的主流架構,如圖1.1所示,由電流、速度及位置迴路構成,為了達到方便修改及維護控制機能,業界大多使用數位信號處理器做為控制核心,然而,數位控制會在各個迴路產生計算時間延遲、取樣回授延遲等等。
在取樣頻率與輸出電壓頻率比值過小的應用中,會因迴路中的時間延遲影響,產生輸出電壓的大小與相位的誤差,造成動態性能下降,甚至發生不穩定的現象[2],因此針對迴路時間延遲的分析及補償亦成為提升伺服控制頻寬所面臨的挑戰,也是本文研究發展的
目標。
傳統的馬達控制系統[3],使用十分之一法來做控制器設計,意即最內環電流迴路的頻寬設計為切換頻率的十分之一,速度迴路的頻寬設計為電流迴路頻寬的十分之一,位置迴路的頻寬設為速度迴路頻寬的十分之一。此控制器設計的優點為可將各迴路降階為一階模型,控制器參數的設計較為簡易,但缺點為各迴路頻寬會受到切換頻率的限制,動態響應也較不理想。
參考先前的研究結果[4],將各迴路的時間延遲代入控制器設計,同時考慮相位裕度,實驗結果可看出電流、速度及位置迴路均有提升頻寬的效果,在20 kHz取樣頻率下,位置迴路頻寬可由20 Hz提升至116 Hz。文獻[5]提出快速搜尋最佳頻寬與自調適速度控制器的方法,架構如圖1.2所示,透過不斷增加控制器參數,直到系統位於穩定與不穩定的邊界,即為系統穩定下達到最大頻寬,增加控制器參數的同時取樣電流命令斜率的變化次數並記錄為平均值與標準差,電流變化次數越高時,系統的頻寬越高,但相對的穩定度下降,一旦高過設定的閥值,代表系統發生不穩定的現象,同時利用移動視窗(moving window)的概念,可以更快速地偵測電流變化次數,以迅速判定系統穩定與否,實驗結果可看出在各種慣量下皆可達到頻寬提升的效果。文獻[6]採用PI-Lead的控制架構,同樣以類似擾動觀察法的方式,不斷提升零交越頻率直到系統介於穩定與不穩定的邊界,並使用快速均方根誤差作為判斷穩定與不穩定的因素。
文獻[7]提出電流迴路的時間延遲估測,圖3為文獻中的自調適架構,首先透過快速傅立葉轉換自建波德圖,藉由頻率響應的結果分別分析出馬達d軸與q軸的電感、電阻參數,接著將實際波德圖減去由電阻、電感建構出的理想波德圖後,得到時間延遲的頻率響應,透過時間延遲模型的相位部分估算出迴路的延遲,最後將估測出的電阻、電感及時間延遲代入電流控制器的參數設計,與未考慮上述的電流迴路頻寬比較後,此方法確實可提升電流迴路頻寬。而文獻[8]提出注入電流命令得到速度回授,分別對兩信號做離散傅立葉轉換,藉此來估測慣量,速度控制器設計則是代入慣量估測值、欲設計之零交越頻率及相位裕度後,計算出控制器參數。表1為現有文獻[5-7]及本文頻寬提升方法之間的差異及優缺點比較表。
本論文主要提出速度迴路的時間延遲估測方法,同時加入速度觀測器補償迴路延遲,並將迴路時間延遲納入速度及位置控制器的設計考量,達到提升伺服驅動器迴路頻寬的目的。

系統架構

控制器設計

電流控制迴路如圖1所示,包含電流控制器GCI以及馬達的電氣模型GPI。電動機的電氣模型與電流迴路的總延遲TΣI如式(1)表示,電流控制器由式(2)表示,KPI與TNI分別是電流控制器的增益與時間常數。

...更多內容,請見《機械新刊》雜誌

READ MORE BACK TO LIST